Veranstaltungsort: FIAS Hörsaal

Am Dienstag, 12. August 2025, von 15:00 bis 17:00 Uhr im FIAS Hörsaal gibt Prof. Dr. Estela Suárez (Universität Bonn / Jülich Supercomputing Centre) Einblicke in aktuelle Entwicklungen im High-Performance Computing. Der Vortrag in englischer Sprache beleuchtet, wie neue Architekturen und Codesign-Strategien vom Prototyp bis zum produktiven Einsatz gelangen – und welche Rolle HPC im Zusammenspiel mit Künstlicher Intelligenz spielt.

Abstract (englisch): 

High-performance computing (HPC) is a key driver of scientific progress, both on its own and in combination with artificial intelligence (AI) approaches. HPC and AI are strongly technology-driven, as they require access to cutting-edge processing, memory, and interconnect devices. They also rely on a deep software stack in which many complex packages must interact seamlessly with each other while continuously adapting to rapidly changing underlying hardware. Therefore, the interplay between hardware, system software, and application codes must be carefully orchestrated to achieve maximum performance and energy efficiency in HPC. This is especially important when considering new computing paradigms and architectures. In this seminar, I will present the various research directions in which together with my research group at the Jülich Supercomputing Centre we have been pushing new HPC ideas from the prototyping stage to production-level quality.

Details und weitere Informationen:

Datum: Dienstag, 12. August 2025
Uhrzeit: 15:00–17:00 Uhr
Ort: FIAS Hörsaal, Ruth-Moufang-Straße 1, 60438 Frankfurt am Main
Sprecherin: Prof. Dr. Estela Suárez (Universität Bonn / Jülich Supercomputing Centre)
Thema: High-Performance Computing – From Prototyping to Production-Level Quality
Sprache: Englisch
Anmeldung: Nicht erforderlich, Eintritt frei

Die Sprecherin

Prof. Dr. Estela Suárez ist Professorin für High Performance Computing an der Universität Bonn und Gruppenleiterin am Jülich Supercomputing Centre. Ihre Forschungsschwerpunkte liegen in der Entwicklung modularer Supercomputer-Architekturen und Codesign-Strategien. Sie koordiniert die EU‑finanzierten DEEP‑Projekte und ist in Initiativen wie der European Processor Initiative sowie als Beobachterin in der Research and Innovation Advisory Group des EuroHPC Joint Undertaking aktiv.